3月18日，我国数字EDA（电子设计自动化）领域迎来技术突破，上海合见工业软件集团股份有限公司18日正式发布第二代数字设计AI智能平台——智能体UniVista Design Agent（UDA）2.0。该平台是国内基于完全自主研发EDA架构的智能体EDA工具，可自主完成芯片RTL设计、验证、纠错与优化全流程任务。 

EDA是芯片设计的核心工具，是集成电路产业发展的关键支撑。随着芯片复杂度持续提升、迭代节奏不断加快，行业对设计工具智能化、自动化需求日益迫切。相较于传统“AI+EDA”辅助模式，Agentic AI（自主式人工智能体）实现范式升级，不再依赖单点模型提供辅助，而是具备主动规划、独立执行、自我反馈与迭代能力，可作为决策中枢主导设计流程，推动芯片设计从“人为主导、工具辅助”向“智能体自治、人机协同”转变。

合见工软是国内数字EDA与IP领域重点企业，2025年2月推出UDA 1.0平台，为国内自主研发、面向RTL Verilog设计的AI智能平台，已在国内头部集成电路企业及学术研究机构落地应用。此次发布的UDA 2.0，实现从Level 2对话式大模型辅助工具向Level 4智能体工作流自主设计者的跨越，形成完整的自主设计能力体系。

平台全面支持DeepSeek等国产大模型，采用全栈自研EDA工具链，可适配国产GPU，满足全栈软硬件国产化要求；具备完善的用户管理、权限管理、会话管理功能，支持功能使用统计分析，保障数据安全与使用合规。

清华大学集成电路学院集成电路设计研究所所长张春表示，UDA 1.0已应用于学院《数字集成系统设计》课程，帮助学生直观感受AI对芯片设计流程的重塑。升级后的UDA 2.0实现从工具辅助到智能体自治的范式跃迁，可作为“AI助教”与“虚拟队友”，自主完成设计闭环，助力快速开展设计空间探索与创新想法验证，契合下一代集成电路工程师培养与“AI for Science”发展需求。

合见工软首席技术官贺培鑫博士表示，UDA 2.0核心价值是推动芯片设计从智能辅助迈向智能体自治。工程师明确需求、约束与规范后，平台可自主完成任务理解与规划，通过多智能体协同调用自研工具链，形成“生成—验证—纠错—优化”闭环迭代，输出可交付的RTL与验证资产。全栈国产化、内网可部署的体系，能帮助工程团队脱离重复性工作，聚焦架构决策、系统权衡等核心创新环节。

面向未来，合见工软将持续深耕“EDA+AI”技术方向，推动芯片设计范式向更智能、高效、安全方向演进，助力我国集成电路产业技术升级与高质量发展。目前，UDA 2.0已推出商用版本，面向行业用户开放试用与采购服务。